Zloženie systémového hardvéru
Každý vysokorýchlostný vysielač / prijímač sa skladá z dvoch kanálov: vysielač a prijímač. Vysielač a prijímač sa skladajú z fyzickej kódovacej podvrstvy (PCS, P-pole Si-Cal Coding Sublayer) a fyzickej prídavnej podvrstvy (PMA, Physic-Cal Media Additional Sublayer).
PCS obsahuje implementáciu základných logických funkcií digitálneho vysielača kompatibilného s podporovaným protokolom a prenosový kanál obsahuje fázovú kompenzáciu FIFO, bajtový serializátor, kódovač 8B / 10B a ďalšie moduly. Prijímacie kanály zahŕňajú zarovnávač slov, rýchlosť párovania FIFO, dekodér 8B / 10B, reťazenie bajtov, triedenie bajtov, fázovú kompenzáciu FIFO a ďalšie moduly.
PMA obsahuje analógový obvod pre I / O buffery, CDR, SER / DES a programovateľné predbežné váženie a ekvalizáciu pre optimalizáciu výkonu sériového dátového kanálu.
Keď kanál vysielača a prijímača pracuje, výstupné paralelné dáta v architektúre FPGA sa prenášajú cez vysielač PCS a PMA a nakoniec sa konvertujú na sériové údaje, ktoré sa majú odoslať. Prijaté vstupné sériové dáta sú spracované prijímačom PMA a PCS vo formáte sériových dát a vysielané do internej architektúry FP na ďalšie spracovanie.
Integrácia FPGA
Vysokorýchlostné vysielače a prijímače sú široko používané. Ako príklad si vezmeme disk SATA s rozhraním SSD založený na FPGA, disk SATA s rozhraním SATA predstavuje vývoj budúceho trendu, zatiaľ čo vysokorýchlostné sériové vysielače a prijímače realizujú režim úložiska IP core SATA a vysokorýchlostné vysielače a prijímače sú kľúčovými komponentmi. implementácie fyzickej vrstvy protokolu SATA. Sériové dáta protokolu SATA fungujú s prenosovou rýchlosťou 1,5-6 Gbit / s, ktorú nie je možné priamo realizovať pomocou FPGA. Za účelom uspokojenia tohto dopytu integruje mnoho výrobcov FPGA do FPGA vysokorýchlostné fyzické zariadenia na všeobecné účely a poskytuje flexibilný konfiguračný režim na vykonávanie mnohých podobných funkcií.
